Senior Soc Verification Engineer - Systemverilog/Uvm

01 ago - Sant'Antonio Abate
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage. Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti #J-*****-Ljbffr

Responsabile del personale in cantiere

09 ago - San Marco Evangelista
Idroclima Service di Pastore Alessandro

Persona o coppia per cura casa e giardino

09 ago - Fossombrone
Tim Kollmann

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer - systemverilog/uvm / sant'antonio abate

Collaboratore

09 ago - Livorno
Cristina

BadanteTrieste

09 ago - Trieste
giuseppina