Thesis in Digital Verification
Pubblicato il 21-08-2026 - Altro in Italia
ST è un'azienda globale di semiconduttori che utilizza tecnologie avanzate per creare chip fondamentali nel mondo digitale. Con oltre 50.000 creatori di tecnologia in 40 paesi e più di 115 nazionalità, offriamo un ambiente in cui l'innovazione, la sostenibilità e l'impatto positivo sulle persone e sulla società sono al centro.
IL RUOLO
Il candidato svolgerà la tesi presso il gruppo MDRF‐RFOC‐DVCC a Napoli e parteciperà allo sviluppo di un nuovo processo di Digital Verification che integra l'Artificial Intelligence per la generazione di componenti di verifica in SystemVerilog UVM e in codice C destinati a verificare Digital IP.
AVRA' DUNCHE LA RESPONSABILITÀ DI
Individuare e studiare il Digital IP da utilizzare come benchmark.
Selezionare l'IA più adatta a svolgere il compito di verifica di Digital IP.
Guidare l'IA nel processo di addestramento per generare i componenti di verifica più adatti.
Selezionare, tramite simulazioni in SystemVerilog e codice C, i componenti di verifica generati dall'IA più idonei al compito richiesto.
Condividere il processo con il team.
COMPETENZE ED ESPERIENZE RICHIESTE
Conoscenza di base di elettronica.
Conoscenza di linguaggi di descrizione hardware: VHDL e/o Verilog.
Conoscenza di base della programmazione in C.
Comando di strumenti Linux/Unix come make, sed, ecc.
E' CONSIDERATO UN PLUS LA CONOSCENZA DI
SystemVerilog, metodologie di verifica avanzata come UVM, verifica basata su assert, verifica basata su C.
Verifica guidata da software.
Python.
ST è orgogliosa di essere una delle 17 aziende certificate come Top Employer Globale 2025 e si impegna a promuovere un atmosfera di lavoro diversificato e inclusivo. Siamo zero tolleranza verso la discriminazione e motiviamo anche i candidati che potrebbero non soddisfare tutti i requisiti a presentare domanda, poiché apprezziamo le diverse prospettive e offriamo opportunità di crescita.
Per saperne di più visita il sito: st.com/careers
J-18808-Ljbffr