FPGA Engineer: RTL Design & VHDL/Verilog Expert

Vedi l’offerta su Go Lavoro: golavoro.it/annuncio-lavoro/7kvdq9

AYES - Management & Technology Consulting cerca un FPGA ENGINEER per guidare progetti di logiche FPGA in VHDL/Verilog, sviluppando architetture RTL e verifiche di timing in un contesto internazionale.

La risorsa lavorerà a stretto contatto con i team hardware e software, contribuendo alla documentazione tecnica e all’integrazione con sistemi embedded, con una solida base ingegneristica elettronica.

#J-18808-Ljbffr

Vedi l’offerta su Go Lavoro: golavoro.it/annuncio-lavoro/7kvdq9