SoC Verification Engineer - Hybrid | UVM & SystemVerilog

01 set - Priora
Fondazione Chips-IT

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

#J-18808-Ljbffr

Operatore/trice di Pulizie in Squadra | Roma

02 set - Roma
Service Key S. P. A

ELI - Project Engineer

02 set - Sesto Calende
Leonardo

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per soc verification engineer - hybrid | uvm & systemverilog / priora

CHEF DE PARTIE

02 set - Milano
GIACOMO MILANO

OSS - URGENTE

02 set - Feltre
Universiis Società Cooperativa Sociale