Senior SoC Verification Engineer – SystemVerilog/UVM

02 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

Consulente Tricologa/o

03 set - Italia
Istituto Giglio Centri di Tricologia Italia

QC Analyst Junior

03 set - Italia
Nonstop Consulting

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Guadagna testando app

03 set - Laceno
Almedia

Guadagna testando app

03 set - Gallodoro
Almedia