Senior SoC Verification Engineer – SystemVerilog/UVM

04 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
J-18808-Ljbffr

Collaboratori anche senza Esperienza

05 set - Roma
Saturno Casa

Funzionario

05 set - Roma
P&G Group di Palamenghi e Garuti

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Agente immobiliare

05 set - Roma
Studio Bravetta Pisana

Mapping Data Collection Driver

05 set - Brindisi
TSMG Holding