Senior Soc Verification Engineer - Systemverilog/Uvm

03 set - Sant'Antonio Abate
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage. Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

Autista Ce cqc

06 set - Nola
Dv Service & Trade

Macellaio

06 set - Roma
Ro.ma.carni

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer - systemverilog/uvm / sant'antonio abate

Macellaio

06 set - Roma
Ro.ma.carni

Badante

06 set - Torino
Bruno Lombardi