Ams Verification Engineer
Pubblicato il 04-09-2026 - Stmicroelectronics in Catania
Questa posizione è in STMicroelectronics Il processo di selezione sarà interamente gestito STMicroelectronics.
-- LA NOSTRA STORIA Noi di ST crediamo nel potere della tecnologia di guidare l'innovazione e avere un impatto positivo sulle persone, sulle imprese e sulla società.
Siamo un'azienda globale di semiconduttori e la nostra tecnologia avanzata e i nostri chip costituiscono la parte nascosta del mondo in cui viviamo oggi.
Entrando in ST farai parte di un'azienda di oltre 115 nazionalità e presente in 40 paesi, con oltre ****** creatori di tecnologia in tutto il mondo!
Lo sviluppo di tecnologie richiede più del solo talento: siamo infatti alla ricerca di persone straordinarie che comprendano la collaborazione e il rispetto.
Persone con passione e desiderio di andare oltre i confini e guidare l'innovazione, sbloccando al tempo stesso il proprio potenziale.
AMS Verification Engineer We are looking for a talented engineer to join our AMS Verification team and contribute to the functional verification of advanced mixed-signal ASICs for applications including PMICs, wireless charging,
battery charging, display drivers , and other complex integrated solutions.
In this role, you will collaborate closely with analog, digital, and system-level designers to develop and validate high-quality behavioral models and System Verilog real-number models used in AMS and DMS verification flows .
You will work on models that may be hierarchical or flat , as well as black-box or white-box , depending on the verification needs and project phase.
You will be responsible for: Preparing and configuring mixed-signal simulation environments based on technical documentation Executing simulations and analyzing results with rigor and attention to detail Validating outcomes in close cooperation with analog and digital design teams Producing clear, structured technical documentation to present results, assumptions, and conclusions Contributing to the continuous evolution of verification methodologies and simulation flows in an R