SoC Verification Engineer - Hybrid | UVM & SystemVerilog

07 set - Priora
Fondazione Chips-IT

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

#J-18808-Ljbffr

Consulente SAP SD

07 set - Milano
Mind The Value

Addetto ufficio acquisti

07 set - Curtarolo
eBa Ricerca & Selezione

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per soc verification engineer - hybrid | uvm & systemverilog / priora

Ristorazione italiani

07 set - Massa
Disoccupazione

TECNICO ELETTROMECCANICO

07 set - Roma
Tempi Moderni Helvetia