SoC Verification Engineer - Hybrid | UVM & SystemVerilog

09 set - Priora
Fondazione Chips-IT

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

#J-18808-Ljbffr

Responsabile Logistica

10 set - Napoli
Megawatt S.p.A. | Forniture specialistiche | Elettrico e Termoidraulica

Cuoco/a ristorazione collettiva

10 set - Italia
Gruppo Camst

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per soc verification engineer - hybrid | uvm & systemverilog / priora

Artificial Intelligence Specialist

10 set - Pistoia
Hermes Corporate

Stage Marketing

10 set - Cisliano
BC Battery Controller