Fpga Engineer: Rtl Design & Vhdl/Verilog

Vedi l’offerta su Go Lavoro: golavoro.it/annuncio-lavoro/7x1sq7

AYES - Management & Technology Consulting cerca un FPGA ENGINEER per contribuire a progetti avanzati di elettronica e digital design.
Il ruolo prevede progettazione FPGA in VHDL/Verilog, sviluppo RTL e integrazione con sistemi hardware e firmware in un contesto tecnologicamente avanzato.
Si richiede laurea in Ingegneria Elettronica/Telecomunicazioni, esperienza con flussi FPGA e conoscenza di Vivado o Quartus.
Ottima conoscenza dell'inglese e predisposizione al lavoro in team.
#J-*****-Ljbffr

Vedi l’offerta su Go Lavoro: golavoro.it/annuncio-lavoro/7x1sq7