Senior SoC Verification Engineer – SystemVerilog/UVM

17 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
J-18808-Ljbffr

Muratore/Operaio Edile Chiavari

18 set - Chiavari
Acrobatica

Addetto/a alle pulizie Fonzaso

18 set - Fonzaso
Greta

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

PREPARATORE VERNICIATORE - TRENTO

18 set - Trento
Car Clinic

Responsabile Orientamento Universitario

18 set - Nola
Demetra Formazione