SoC Verification Engineer - Hybrid | UVM & SystemVerilog

17 set - Cascina Priora
Fondazione Chips-IT

pFondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out. /ppLavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza /p #J-18808-Ljbffr

Muratore/Operaio Edile Chiavari

18 set - Chiavari
Acrobatica

Addetto/a alle pulizie Fonzaso

18 set - Fonzaso
Greta

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per soc verification engineer - hybrid | uvm & systemverilog / cascina priora

PREPARATORE VERNICIATORE - TRENTO

18 set - Trento
Car Clinic

Responsabile Orientamento Universitario

18 set - Nola
Demetra Formazione