Senior SoC Verification Engineer – SystemVerilog/UVM

18 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

#J-18808-Ljbffr

Aiuto Cuoco in Hotel 5 Stelle

19 set - Racines
Soluzione Lavoro Turismo

Addetto/a vendite e consulenze ottimizzazione consumi

19 set - Ascoli Piceno
Altro

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Finance Intern

19 set - Milano
Linkedin

SAP HANA MODELING CONSULTANT

19 set - Ravenna
agap2 Italia