SoC Verification Engineer - Hybrid | UVM & SystemVerilog

19 set - Romano di Lombardia
Fondazione Chips-IT

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori.
Scopra esattamente quali competenze, esperienze e qualifiche sono necessarie per avere successo in questo ruolo prima di candidarsi.
Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. xjncmbx
Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

#J-18808-Ljbffr
Per questa posizione sono disponibili opzioni di lavoro a distanza/a casa.

Principal Business Trainer - Investments

21 set - Milano
Simcorp

Falegnam*

21 set - Macerata
Adecco Italia

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per soc verification engineer - hybrid | uvm & systemverilog / romano di lombardia

Senior Principal HF Analog Design Engineer (d/m/f) - Pavia, Lombardia, Italy

21 set - Pavia
Ams Italy

Tecnico Documentalista Impianti e Compliance

21 set - Milano
ICRI