Soc Verification Engineer - Hybrid | Uvm & Systemverilog

17 set - Bardi
Fondazione Chips-IT

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori.
Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.
Lavoro possibile a Pavia o Bologna.
Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza
#J-*****-Ljbffr

Segretaria- Front Office

19 set - Sona
Studio medico

Progettista Bandi Nazionali-Regionali - Trieste

19 set - Trieste
Euroservis

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per soc verification engineer - hybrid | uvm & systemverilog / bardi

Comandante Rimorchio Portuale Ravenna / Servizio FSRU

19 set - Marina di Ravenna
MedTug

Aiuto cucina

19 set - Caserta
Bufalè srls