Senior Soc Verification Engineer - Systemverilog/Uvm

17 set - Sant'Antonio Abate
Altro

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

Assistente personale

20 set - Treviso
Growtize Holding

Sales Account - Divisione Installazioni - Milano

20 set - Roma
Würth Italia

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer - systemverilog/uvm / sant'antonio abate

Senior AI Engineer – BIP AI LAB

20 set - Parma
Business Integration Partners

NEOLAUREATI IN INGEGNERIA

20 set - Civitanova Marche
Grafton Recruitment