FPGA Design Engineer – RTL, VHDL/Verilog

Vedi l’offerta su Go Lavoro: golavoro.it/annuncio-lavoro/7yp0pm

AYES - Management & Technology Consulting cerca un FPGA Engineer per rafforzare il team italiano. La risorsa si occuperà di progettare logiche FPGA usando VHDL/Verilog, sviluppare architetture RTL e collaborare con ingegneria hardware e firmware.

La posizione prevede attività di simulazione, verifica funzionale, analisi timing e documentazione tecnica. Offriamo progetti all'avanguardia in settori industriali come Automotive, Aerospazio e Difesa, con possibilità di crescita in un contesto

#J-18808-Ljbffr

Vedi l’offerta su Go Lavoro: golavoro.it/annuncio-lavoro/7yp0pm