Senior SoC Verification Engineer - SystemVerilog/UVM

20 set - Seconda Municipalità
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli.
Scorra verso il basso per una panoramica completa dei requisiti di questo lavoro. È la persona giusta per questa occasione?
Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali.
Viene xysqume richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

Principal Business Trainer - Investments

21 set - Milano
Simcorp

Falegnam*

21 set - Macerata
Adecco Italia

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer - systemverilog/uvm / seconda municipalità

Senior Principal HF Analog Design Engineer (d/m/f) - Pavia, Lombardia, Italy

21 set - Pavia
Ams Italy

Tecnico Documentalista Impianti e Compliance

21 set - Milano
ICRI