20 set - Italia
st
ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
J-18808-Ljbffr
21 set - Firenze
randstadintempo
21 set - Catania
OVER
21 set - Venezia
Marina Scafoclub
21 set - Piemonte
Teoresi Group