Senior SoC Verification Engineer – SystemVerilog/UVM

21 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli.
Dopo aver letto questa descrizione, invii il suo CV e le eventuali informazioni aggiuntive richieste facendo clic sul pulsante di candidatura.
Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali.
Viene richiesto un xysqume background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

#J-18808-Ljbffr

Addetti Pulizia sportelli bancomat - firenze

21 set - Firenze
randstadintempo

Impiegato ufficio commerciale

21 set - Catania
OVER

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Meccanico motori marini

21 set - Venezia
Marina Scafoclub

SOFTWARE DEVELOPER C# - .NET - Aerospace & Defense

21 set - Piemonte
Teoresi Group