Senior Digital Verification engineer
Pubblicato il 21-09-2026 - JobLeads in Napoli
Senior Digital Verification engineerNapoli, ItalyID: 11154---## Job description
Sta pensando di candidarsi? Non aspetti, scorra verso il basso e invii la sua candidatura il prima possibile per non perdere l'possibilità.
*LA NOSTRA STORIA
Noi di ST crediamo nel potere della tecnologia di guidare l’innovazione e avere un impatto positivo sulle persone, sulle imprese e sulla società.
Siamo un'azienda globale di semiconduttori e la nostra tecnologia avanzata e i nostri chip costituiscono la parte nascosta del mondo in cui viviamo oggi.
Entrando in ST farai parte di un'azienda di oltre 115 nazionalità e presente in 40 paesi, con oltre 50.000 creatori di tecnologia in tutto il mondo
Lo sviluppo di tecnologie richiede più del solo talento: siamo infatti alla ricerca di persone straordinarie che comprendano la collaborazione e il rispetto.
Persone con passione e il desiderio di rompere lo status quo, guidare l'innovazione e sbloccare il proprio potenziale.
Intraprendi un viaggio con noi, dove puoi innovare per un futuro che vogliamo rendere più intelligente e più verde,
in modo responsabile e sostenibile.
La nostra tecnologia inizia con te..
*Role
We are looking for a
Digital Verification Engineer – SoC
to join our
MDRF-RFOC-DVCC
Digital Verification team in
Naples
, dedicated to the digital verification of complex
SoC/IP
for
automotive / industrial
applications.The selected candidate will work on
SystemVerilog UVM testbenches
,
firmware / drivers in C
, and
Python scripts
for automation, contributing to the entire verification cycle: from strategy definition to environment creation, up to coverage analysis and debug.
Within the team we also use
AI-assisted tools and methodologies
to accelerate development, debug, and results analysis, and we expect the candidate to be curious and interested in leveraging these technologies in day-to-day activities.
Main Responsibilities
* Define, in collaboration with architects and designers, the
verification strategy
at IP and/or S