FPGA Design Engineer – RTL, VHDL/Verilog

22 set - Viu'
AYES - Management & Technology Consulting

AYES - Management & Technology Consulting cerca un FPGA Engineer per rafforzare il team italiano. La risorsa si occuperà di progettare logiche FPGA usando VHDL/Verilog, sviluppare architetture RTL e collaborare con ingegneria hardware e firmware.
La posizione prevede attività di simulazione, verifica funzionale, analisi timing e documentazione tecnica. Offriamo progetti all'avanguardia in settori industriali come Automotive, Aerospazio e Difesa, con possibilità di crescita in un contesto

Invia Messaggio

Guardarobiera - The St. Regis Venice

22 set - Venezia
St. Regis Hotels & Resorts

Commercial Tender Coordinator

22 set - Pordenone
Electrolux Professional Group

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per fpga design engineer – rtl, vhdl/verilog / viu'

Area Coordinator

22 set - Correzzana
Greenwood SC Chamber of Commerce

Operaio elettricista

22 set - Pomezia
piemme group srls

Passa alla versione classica