Senior SoC Verification Engineer – SystemVerilog/UVM

25 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

FIORANO MODENESE

26 set - Ubersetto
Fine Foods & Pharmaceuticals N.T.M.

Analista funzionale SAP MM-SD

26 set - Napoli
Nextar Consulting

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

R&D Engineer

26 set - Pavia
Technical Hunters

Sr. Clinical Research Associate

26 set - Milano
Icon Clinical