Digital Backend Engineer – Physical Design & Sign-Off - Milano
Pubblicato il 26-09-2026 - Move Silicon in Milano
ph3Chi siamo /h3pMove Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT.
Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.
/ph3Chi siamo /h3pMove Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT.
Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.
/ph3La posizione /h3pStiamo costruendo un nuovo team di ingegneri altamente qualificati per affrontare le sfide più complesse sul digital backend, con un focus sull'innovazione e sull'eccellenza tecnica.
/ppCerchiamo a tale scopo un/una bDigital Backend Engineer /b con solida esperienza nella progettazione fisica (RTL-to-GDS) di ASIC/SoC complessi.
La figura sarà responsabile di floor-planning, place--route, timing closure e verifiche di sign-off, assicurando che i nostri dispositivi rispettino gli obiettivi di prestazioni, area e potenza prima del tape-out.
/ph3Responsabilità principali /h3ulliSynthesis e floor-planning a partire da netlist RTL, definendo macro placement, channel e power grid.
/liliPlace--Route (Cadence Innovus, Synopsys ICC2/ Fusion Compiler, Siemens Aprisa) con focus su congestione, timing e DRC.
/liliClock-Tree Synthesis (CTS) e ottimizzazione di skew, jitter e insertion delay.
/liliStatic Timing Analysis (STA) con PrimeTime o Tempus, chiusura di hold/set-up e path criticali multi-corner.
/liliPower e IR-drop analysis, integrazione di tecniche low-power (UPF, DVFS, power gating).
/liliPhysical verification (DRC/LVS), EM/IR e sign-off di layout con Calibre o Pegasus.
/liliScript di automazione (TCL, Python, Bash) per flussi PR e regressioni di verifica su server farm.
/liliGenerazione di documentazione tecnica e report di stato per designer digitali, layout e management.
/liliMentorship di profili junior e interfaccia con foundry e service house di package test.
/li /ulh3Requisiti /h3h3Must-have /h3p4-5 anni di esperienza in bbackend/physical design /b ASIC o SoC /ppLaurea magistrale in Ingegneria Elettronica/Informatica (o equivalente) /ppPadronanza di bInnovus/ICC2/Aprisa /b e bPrimeTime/Tempus /b /ppCompetenze di bCTS, STA, DRC/LVS /b e chiusura timing multi-corner /ppCapacità di scripting in bTCL/Python /b e uso di Git /ph3Nice-to-have /h3pEsperienza su nodi FinFET ? 7 nm /ppImplementazioni blow-power /b avanzate (UPF, active clock gating) /ppSign-off bEMIR /b (Voltus, RedHawk) /ppIntegrazione IP ad alta velocità (PCIe, DDR, SerDes) /ppConoscenza requisiti bISO *****/AEC-Q100 /b per automotive /ph3Cosa offriamo /h3ulliEconomics: contratto a tempo indeterminato CCNL Commercio RAL *****K (da parametrare in base all'esperienza).
/liliCrescita: ambiente dinamico che favorisce innovazione e formazione continua (corsi tool EDA, conferenze DATE/ISPD).
/liliSede: uffici nel cuore di Milano, vicino a trasporti pubblici e servizi.
/liliSocialità: team-building ed eventi regolari per rafforzare lo spirito di squadra.
/liliBenefit: premio annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.
/li /ulh3Sede di lavoro /h3pVia Marcantonio Colonna 35, ***** Milano – possibilità di smart working.
/ppVia Carlo Piaggia 421, ***** Lucca – possibilità di smart working.
/ppMove-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.
/ppAccogliamo candidati di ogni genere (ai sensi della Legge ******).
Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) ******** sulla protezione dei dati (GDPR).
/p /p #J-*****-Ljbffr