Senior SoC Verification Engineer – SystemVerilog/UVM

30 set - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

#J-18808-Ljbffr

Corporate and Leveraged Finance Intern

01 ott - Lombardia
Crédit Agricole Cib

M&A Associate

01 ott - Lombardia
Sparq.

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Tecnico di assistenza Elettronico IT

01 ott - Emilia-Romagna
Etjca Group

ML Researcher (Remote)

01 ott - Torino
Hire Feed