FPGA Designer: RTL/Verilog, IP Integration

02 ott - Pavia
Dedagroup

Dedagroup, con Deda Connect, cerca un ingegnere FPGA per progettare e verificare soluzioni IP complesse a Milano/Roma. Lavorerai sulla codifica RTL, l’integrazione IP e la validazione su scheda.
Il ruolo richiede laurea in ingegneria e competenze in VHDL/Verilog, strumenti FPGA e una base in C/C++. Modello di lavoro agile e possibilità di crescita e certificazione interne sono offerti.
J-18808-Ljbffr

Banconista Junior Per Supermercato

03 ott - Cesano Boscone
Jobtech

ADDETTO/A ALLE PULIZIE

03 ott - Napoli
Daily work

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per fpga designer: rtl/verilog, ip integration / pavia

Autista di camion

03 ott - Provincia di Campobasso
Manpower

Commesso (m/f) Per 20 Ore la Settimana - (a Tempo Determinato)

03 ott - Lonato
Bijou Brigitte