Senior Soc Verification Engineer – Systemverilog/Uvm

04 ott - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli.Dopo aver letto questa descrizione, invii il suo CV e le eventuali informazioni aggiuntive richieste facendo clic sul pulsante di candidatura.Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali.Viene richiesto un xysqume background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti#J-*****-Ljbffr

Sales & account manager

06 ott - Italia
Bending Spoons

buyer

06 ott - Putignano
Direzione Lavoro

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Addetto/a ufficio offerte

06 ott - Novara
Elecnor Italia

Addetto Tesoreria & Funding

06 ott - Reggio Emilia
Banca Più