Senior SoC Verification Engineer – SystemVerilog/UVM

17 ott - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
J-18808-Ljbffr

Attrezzista Meccanico – Stampaggio Plastico, Full-time

18 ott - Monte San Quirico
Atempo

MEDICO IN RSA M/F

18 ott - Corte Palasio
Clariane

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Program Manager Industrializzazione & Produzione – Difesa

18 ott - Italia
Mbda Systems

Senior Advisor – ICT Governance & Operational Resilience

18 ott - Milano
Uese