Senior Soc Verification Engineer - Systemverilog/Uvm

15 ott - Sant'Antonio Abate
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
#J-*****-Ljbffr

POWER PRODUCTION AND WHOLESALE MARKET REGULATION ANALYST

18 ott - Trieste
Edison

Responsabile Servizi Tecnologici per la Salute

18 ott - Sessa Aurunca
Twins

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer - systemverilog/uvm / sant'antonio abate

Tech Lead System Microsoft

18 ott - Lodi
Agm Solutions

Senior Power Electronics Engineer

18 ott - Bologna
Vertiv Holdings