20 ott - Ciriè
AGAP2
Ricerca ingegnere per sviluppo modelli SystemVerilog RNM e verifica funzionale di circuiti analogici e mixed-signal. Richiesta laurea in Ingegneria Elettronica, conoscenza SystemVerilog UVM e simulazioni AMS. Lavoro a distanza.
21 ott - Lazio
Avvale
21 ott - Montà
MINOR Hotels
21 ott - Bologna
Cross Border Talents
21 ott - Lombardia
Banca Sella