Senior SoC Verification Engineer – SystemVerilog/UVM

24 ott - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

Strategic Analyst

25 ott - Cesano Boscone
Alten Group

Ingegnere Di Processo

25 ott - Campodoro
Sanmarco Informatica

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Tornitore

25 ott - Orta di Atella
Adecco Italia

Help Desk M/F

25 ott - Volpiano
Exprivia