Senior SoC Verification Engineer – SystemVerilog/UVM

28 ott - Napoli
st

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

#J-18808-Ljbffr

Maintenance Engineer

28 ott - Caronno Pertusella
Maw

HealthcareB Lead Gen

28 ott - Milano
TeiaCare & Ancelia: AI for Care Homes

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per senior soc verification engineer – systemverilog/uvm / napoli

Rome Area Manager

28 ott - Frosinone
Amazon

Public Procurement

28 ott - Pavia
Fine Foods & Pharmaceuticals N.T.M.