FPGA/ASIC Design Engineer — HDL

30 ott - Romano di Lombardia
Avaneidi

Avaneidi in Lombardia is seeking an FPGA/ASIC Hardware Engineer to design, simulate, and verify digital circuits for high-performance FPGA and ASIC solutions.

È pronto/a a candidarsi? Si assicuri di aver compreso tutte le responsabilità e i compiti associati a questo ruolo prima di procedere.

You will work with software teams to integrate hardware blocks into products. xbvzest

Candidates should have HDL experience, strong timing analysis, and hands-on with Vivado/Quartus.

The role emphasizes fast-paced collaboration and rigorous verification using testbenches and UVM.

EDUCATORE | EDUCATRICE

31 ott - Codroipo
ORIENTA

Fattorino Deliveroo

31 ott - Trento
Deliveroo

Ricevi nuove offerte di lavoro

Crea una Job Alert gratuita per fpga/asic design engineer — hdl / romano di lombardia

Corriere Deliveroo

31 ott - Arzano
Deliveroo

CFO

31 ott - Udine
Aeneas