Ams Verification
Ricerca ingegnere per sviluppo modelli SystemVerilog RNM e verifica funzionale di circuiti analogici e mixed-signal. Richiesta laurea in Ingegneria Elettronica, conoscenza SystemVerilog UVM e simulazioni AMS. Lavoro a distanza.