Analog Ic Engineer - Finfet Design
Chi siamo
Move Silicon è la business unit di Move S.p. A. dedicata allo sviluppo di soluzioni ASIC e So C ad alta efficienza per applicazioni industriali, automotive e Io T. Collaboriamo con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus su affidabilità e sostenibilità.
La posizione
Cerchiamo un/una Analog IC Engineer che affianchi il nostro team nella progettazione di circuiti analogici su nodi Fin FET avanzati (? 7 nm). L'obiettivo è realizzare building?block a bassissima potenza e alta velocità (op-amp, comparatori, reference, driver) ottimizzati per le sfide di layout?aware e variabilità intrinseche dei processi Fin FET.
Responsabilità principali Progettazione e simulazione transistor-level di circuiti analogici su PDK Fin FET (BSIM-CMG, PSP-X).
Analisi di rumore, consumo, mismatch e layout parasitic?aware con tool Cadence Virtuoso/Spectre e EM/RC extractor.
Co?simulazioni AMS (Spectre?AMS/Verilog?AMS) per integrare blocchi misti analogico?digitale.
Collaborazione con layout engineer per floor?plan Fin FET?friendly (double patterning, guard?ring, EM rules).
Esecuzione di corner, Monte Carlo e PVT sweep su server farm; interpretazione dei risultati e ottimizzazione di biasing.
Preparazione di documentazione tecnica e partecipazione a design review con team senior.
Formazione continua su metodologie Fin FET, low?power e variability engineering. Requisiti
Must?have Laurea magistrale in Ingegneria Elettronica o affini (con tesi su circuiti analogici)
Esperienza su nodi Fin FET o FD?SOI avanzati
Buona conoscenza di Cadence Virtuoso/Spectre e basi di modellistica Fin FET
Fondamenti solidi di op?amp, reference e comparatori a bassa potenza
Capacità di analisi di rumore, mismatch e PVT
Attitudine al problem?solving, precisione e lavoro di squadra Nice?to?have Esperienza con layout?parasitic extraction e Spectre APS/XPS
Script Skill/TCL/Python per automazione di testbench
Familiarità con concetti di DFM e double?patterning
Conoscenza base di tecniche low?power (DVFS, adaptive biasing) Cosa offriamo Economics: contratto a tempo indeterminato CCNL Commercio Livello RAL ***** K (da parametrare in base all'esperienza)
Crescita: mentorship da senior Fin FET designers, corsi EDA avanzati e accesso a conferenze (ISSCC, A?SSCC).
Sede: uffici nel cuore di Milano, prossimi a trasporti e servizi, con modello di smart working ibrido.
Socialità: team?building ed eventi regolari per rafforzare lo spirito di squadra.
Benefit: bonus annuale basato sui risultati, mensa interna/buoni pasto, assicurazione sanitaria.
Sede di lavoro
Via Marcantonio Colonna 35, ***** Milano – possibilità di smart working.
Via Carlo Piaggia 421, ***** Lucca – possibilità di lavoro da remoto. Move Silicon promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.
Accogliamo candidati di ogni genere (ai sensi della Legge ******). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) ******** sulla protezione dei dati (GDPR).
Move Silicon è la business unit di Move S.p. A. dedicata allo sviluppo di soluzioni ASIC e So C ad alta efficienza per applicazioni industriali, automotive e Io T. Collaboriamo con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus su affidabilità e sostenibilità.
La posizione
Cerchiamo un/una Analog IC Engineer che affianchi il nostro team nella progettazione di circuiti analogici su nodi Fin FET avanzati (? 7 nm). L'obiettivo è realizzare building?block a bassissima potenza e alta velocità (op-amp, comparatori, reference, driver) ottimizzati per le sfide di layout?aware e variabilità intrinseche dei processi Fin FET.
Responsabilità principali Progettazione e simulazione transistor-level di circuiti analogici su PDK Fin FET (BSIM-CMG, PSP-X).
Analisi di rumore, consumo, mismatch e layout parasitic?aware con tool Cadence Virtuoso/Spectre e EM/RC extractor.
Co?simulazioni AMS (Spectre?AMS/Verilog?AMS) per integrare blocchi misti analogico?digitale.
Collaborazione con layout engineer per floor?plan Fin FET?friendly (double patterning, guard?ring, EM rules).
Esecuzione di corner, Monte Carlo e PVT sweep su server farm; interpretazione dei risultati e ottimizzazione di biasing.
Preparazione di documentazione tecnica e partecipazione a design review con team senior.
Formazione continua su metodologie Fin FET, low?power e variability engineering. Requisiti
Must?have Laurea magistrale in Ingegneria Elettronica o affini (con tesi su circuiti analogici)
Esperienza su nodi Fin FET o FD?SOI avanzati
Buona conoscenza di Cadence Virtuoso/Spectre e basi di modellistica Fin FET
Fondamenti solidi di op?amp, reference e comparatori a bassa potenza
Capacità di analisi di rumore, mismatch e PVT
Attitudine al problem?solving, precisione e lavoro di squadra Nice?to?have Esperienza con layout?parasitic extraction e Spectre APS/XPS
Script Skill/TCL/Python per automazione di testbench
Familiarità con concetti di DFM e double?patterning
Conoscenza base di tecniche low?power (DVFS, adaptive biasing) Cosa offriamo Economics: contratto a tempo indeterminato CCNL Commercio Livello RAL ***** K (da parametrare in base all'esperienza)
Crescita: mentorship da senior Fin FET designers, corsi EDA avanzati e accesso a conferenze (ISSCC, A?SSCC).
Sede: uffici nel cuore di Milano, prossimi a trasporti e servizi, con modello di smart working ibrido.
Socialità: team?building ed eventi regolari per rafforzare lo spirito di squadra.
Benefit: bonus annuale basato sui risultati, mensa interna/buoni pasto, assicurazione sanitaria.
Sede di lavoro
Via Marcantonio Colonna 35, ***** Milano – possibilità di smart working.
Via Carlo Piaggia 421, ***** Lucca – possibilità di lavoro da remoto. Move Silicon promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.
Accogliamo candidati di ogni genere (ai sensi della Legge ******). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) ******** sulla protezione dei dati (GDPR).